RISC-V
Il RISC-V (pronunciato: «risc-five»[1]) è uno standard aperto di insieme di istruzioni (ISA, dall'inglese instruction set architecture) basato sul principio reduced instruction set computer (RISC). A differenza di molti altri ISA, il RISC-V è pubblicato sotto licenza open source, pertanto non richiede l'acquisto di una licenza per essere utilizzato. I documenti che ne definiscono l'architettura del set di istruzioni (ISA) sono forniti con licenza Creative Commons - Attribuzione 4.0[2] o BSD.
Fondamenti logici
[modifica | modifica wikitesto]
La progettazione della CPU richiede competenza in diversi ambiti: logica digitale elettronica, compilatori e sistemi operativi. Per coprire i costi di un team di questo tipo, i fornitori commerciali, come ARM Holdings e MIPS Technologies, richiedono il pagamento di royalties per l'utilizzo dei loro progetti, brevetti e copyright.[3][4][5] Spesso richiedono anche di firmare accordi di non divulgazione prima di pubblicare documenti che descrivono dettagliatamente i vantaggi dei loro progetti. In molti casi non vengono mai descritte le ragioni dietro le scelte di progettazione. Per contro, RISC-V è completamente libero e non prevede alcun pagamento di royalties.
Storia
[modifica | modifica wikitesto]
Il concetto di RISC risale al 1980.[6] Prima di allora si sapeva che computer più semplici avrebbero potuto essere efficaci, ed era da sempre argomento di interesse accademico, ma i principi della loro progettazione non erano descritti in dettaglio. Gli studiosi idearono l'insieme di istruzioni RISC DLX per la prima edizione di Computer Architecture: A Quantitative Approach nel 1990.
Come annunciato da RISC-V International,[7] il progetto è iniziato nel 2010 all'Università della California - Berkeley, ma molti contributori sono volontari non affiliati all'istituto.[8] A differenza di altri design accademici, generalmente ottimizzati per la pura semplicità d'esposizione, i progettisti di questo standard hanno permesso che possa essere utilizzato per computer pratici.
A giugno 2019, le versioni 2.2 dello user-space dell'ISA[9] e 1.1 dell'ISA privilegiato[10] sono congelate, permettendo il proseguimento dello sviluppo di hardware e software. È disponibile la bozza della specifica di debug, alla versione 0.3.[10]
Nel 2024, l'azienda statunitense Framework Computer, nota per l'impegno nel diritto alla riparazione, annuncia lo sviluppo del computer portatile Framework 13 con scheda madre basata su RISC-V. Il lancio avviene nel 2025.[11][12][13][14]
Da agosto 2025, il sistemi operativi open source Debian 13 trixie[15][16][17] supporta questo ambiente. L'insieme d'istruzioni è supportato da diversi toolchain.
Riconoscimenti
[modifica | modifica wikitesto]- 2017: The Linley Group's Analyst's Choice Award for Best Technology (per l'insieme di istruzioni)[18]
Note
[modifica | modifica wikitesto]- ↑ Waterman e Asanović, p. 1.
- ↑ (EN) Copyright and license information, su docs.riscv.org. URL consultato il 30 aprile 2026.«This document is a derivative of the "The RISC-V Instruction Set Manual, Volume II: Privileged Architecture, Document version 1.9.1" released under following license: © 2010–2017 Andrew Waterman, Yunsup Lee, Rimas Aviˇzienis, David Patterson, Krste Asanovi ́c. Creative Commons Attribution 4.0 International License.»
- ↑ (EN) Charlie Demerjian, A long look at how ARM licenses chips, su SemiAccurate, 7 agosto 2013. URL consultato il 13 aprile 2020.
- ↑ (EN) Charlie Demerjian, How ARM licenses it’s IP for production, su SemiAccurate, 8 agosto 2013. URL consultato il 13 aprile 2020 (archiviato dall'url originale il 25 ottobre 2022).
- ↑ (EN) Gareth Halfacree, Wave Computing Closes Its MIPS Open Initiative with Immediate Effect, Zero Warning, su Hackster.io, 15 novembre 2019. URL consultato il 13 aprile 2020.
- ↑ Patterson e Ditzel 1980.
- ↑ (EN) RISC-V History, su RISC-V International. URL consultato il 3 marzo 2025.
- ↑ (EN) Contributors, su RISC-V International. URL consultato il 13 aprile 2020 (archiviato dall'url originale il 13 giugno 2018).
- ↑ Waterman e Asanović.
- 1 2 (EN) Privileged ISA Specifications, su RISC-V International. URL consultato il 13 aprile 2020 (archiviato dall'url originale il 26 agosto 2018).
- ↑ Framework abbraccia RISC-V, l'architettura in arrivo su Laptop 13, in 2024-06-19. URL consultato il 30 aprile 2026.
- ↑ (EN) Canonical 🤝 Framework, su youtube.com. URL consultato il 30 aprile 2026.
- ↑ (EN) The First RISC-V Mainboard for Framework Laptops Officially Launched!, in 10 febbraio 2025. URL consultato il 30 aprile 2026.
- ↑ DeepComputing RISC-V Mainboard, su frame.work. URL consultato il 30 aprile 2026.
- ↑ (EN) Debian 13.0 Ready To Introduce Formal RISC-V Support But Still Bound By Slow Hardware, in 2025-07-20. URL consultato il 30 aprile 2026.
- ↑ (EN) RISC-V, su wiki.debian.org. URL consultato il 30 aprile 2026.«Use the Debian Trixie Installer, which requires no third-party software to set up a basic system.»
- ↑ (EN) Debian 13 'Trixie' arrives: x86-32 and MIPS out, RISC-V in, in 2025-08-12. URL consultato il 30 aprile 2026.«Debian 13 has arrived, now with RISC-V and preconfigured "blends" right in the main installer.»
- ↑ (EN) The Linley Group Announces Winners of Annual Analysts' Choice Awards, su The Linley Group, 12 gennaio 2017. URL consultato il 13 aprile 2020.
Bibliografia
[modifica | modifica wikitesto]- (EN) David A. Patterson e David R. Ditzel, The Case for the Reduced Instruction Set Computer, in ACM SIGARCH Computer Architecture News., ottobre 1980, DOI:10.1145/641914.641917.
- (EN) Andrew Waterman e Krste Asanović, The RISC-V Instruction Set Manual, Volume I: Base User-Level ISA version 2.2, Berkeley, Università della California.
Altri progetti
[modifica | modifica wikitesto]
Wikimedia Commons contiene immagini o altri file sul RISC-V
Collegamenti esterni
[modifica | modifica wikitesto]- (EN) Sito ufficiale, su riscv.org.
- (ZH) Sito ufficiale, su riscv.org.
- RISC-V International (canale), su YouTube.
- Repository sorgenti di RISC-V, su github.com.
- (EN) Specifiche dell'architettura, su RISC-V International. URL consultato il 13 aprile 2020.
